AI・情報通信
ブース番号I-018
- 大学等シーズ展示
- プロトタイプ（研究室）
- 共同研究開発
- 起業準備中（起業までのロードマップあり、具体的な問題点、協力者要望等の相談希望）
製造後に進化するASIC：組込みFPGA IPの実用化
Evolving ASICs: The Integration of Embedded FPGA IP
キーワード：
- #組込みFPGA
- #LSI
- #半導体
- #低電力
- #小面積
- #高性能
熊本大学 半導体・デジタル研究教育機構 半導体部門
教授飯田 全広
Kumamoto University
ProfessorMasahiro Iida
技術概要
LSI製造後に機能変更を可能にする「組込みFPGA IP」を提供し、LSI開発の巨額コストと修正不能リスクを解決します。独自の論理セル技術（特許取得済み）により、従来技術比で大幅な小面積化と低消費電力化を実現します。また、ASIC同等の高性能と柔軟性を両立させることで、仕様変更やバグ修正を容易にし、開発効率の向上と製品の長寿命化の実現を目指します。
想定される活用事例
車載・産業機器・通信SoC向けに、出荷後の機能追加や不具合修正を可能にする再構成回路IPとしての活用が見込まれます。また、世界の組込みFPGA市場は2030年に約1.6億ドル規模への成長が予測されています。半導体の再設計コスト削減、開発期間短縮、省電力化により、製品長寿命化と安定供給に貢献します。
※マウスオーバーで拡大、クリックすると別タブで最大表示します。
特許情報
- 出願ステージ
- 公開中
- 名称
- プログラマブル論理回路装置及びこのプログラマブル論理回路を用いたFPGA
- 特許権者または出願人
- 国立大学法人熊本大学
- 発明者
- 飯田 全広、瀬戸 謙修
- 基礎出願番号
- 特願2025-114053
- 基礎出願年月日（西暦）
- 2025年7月4日
- 出願ステージ
- 公開中
- 名称
- プログラマブル論理回路装置及びその構成方法
- 特許権者または出願人
- 国立大学法人熊本大学
- 発明者
- 飯田 全広
- 基礎出願番号
- 特願2023-128473
- 基礎出願年月日（西暦）
- 2023年8月7日
企業へのメッセージ
本技術はASICへのeFPGA統合が可能なため、製造後の柔軟な仕様変更を実現し、開発リスクの大幅な低減に貢献できると考えています。IP提供を軸としたスタートアップ設立へ向けて鋭意準備中です。会場にて、ユーザ企業の皆様の現場のリアルな声やご要望を直接お聞きしたいです。
お問い合わせ先
研究開発戦略本部 イノベーション推進部門
E-mail: liaison@jimu.kumamoto-u.ac.jp
